C.6 融会贯通：MIPS R4000 流水线

本节考察 MIPS R4000 处理器家族（包括 4400）的流水线结构与性能。MIPS 体系结构与 RISC-V 非常相似，只在少数指令上不同，例如 MIPS ISA 中的延迟分支。R4000 实现 MIPS64，但整数和浮点程序都采用比前述五级设计更深的流水线。它把五级整数流水线拆成八级，以获得更高的时钟频率。由于缓存访问的时间尤为关键，新增的阶段来自对存储器访问过程的拆分。这种较深的流水线有时称为超流水线（superpipelining）。

图 C.36 用抽象数据通路表示八级流水线结构，图 C.37 则表示连续指令在其中的重叠。虽然指令存储器和数据存储器访问都占多个周期，但它们完全流水线化，所以仍可每周期启动一条新指令。实际上，在缓存命中检测完成以前，流水线就已经使用了数据；第 3 章会更详细地讨论其实现。

各级的功能如下：

• IF： 取指的前半部分。此时实际完成 PC 选择，并启动指令缓存访问。

• IS： 取指的后半部分，完成指令缓存访问。
• RF： 指令译码、读取寄存器、检查冒险，以及检测指令缓存是否命中。
• EX： 执行，包括有效地址计算、ALU 操作，以及分支目标计算与条件判断。
• DF： 取数据，即数据缓存访问的前半部分。
• DS： 取数据的后半部分，完成数据缓存访问。
• TC： 检查标签，判断数据缓存访问是否命中。
• WB： 加载指令和寄存器—寄存器操作写回。

除了显著增加所需转发通路，这条延迟更长的流水线也增加了加载和分支的延迟。图 C.37 显示，加载延迟为两周期，因为数据在 DS 结束时可用。图 C.38 用简略时序表示了加载之后立即使用结果的情况，也说明：加载结果需要转发给比加载晚三或四周期的使用者。

图 C.39 中，分支条件在 EX 阶段判断，因此基本分支延迟为三周期。MIPS 体系结构有一个周期的延迟分支槽；R4000 对剩余两周期采用预测不跳转策略。如图 C.40，不跳转的分支只有一个周期的延迟槽；跳转的分支则在延迟槽之后还有两个空闲周期。指令集中提供了前面介绍的 branch-likely 指令，有助于填充分支延迟槽。流水线互锁既负责落实分支跳转时的两周期停顿代价，也负责因使用加载结果而引起的数据冒险停顿。

R4000 之后的所有 MIPS 处理器实现都使用了动态分支预测。

较深流水线不仅增加加载和分支停顿，也增加 ALU 操作所需的转发层数。在五级 RISC-V 流水线中，两条寄存器—寄存器 ALU 指令之间可以从 ALU/MEM 或 MEM/WB 转发；在 R4000 中，ALU 旁路有四个可能的来源：EX/DF、DF/DS、DS/TC 和 TC/WB。

浮点流水线

R4000 的浮点部件包含浮点除法器、乘法器和加法器三个功能单元。乘法或除法的最后一步也会使用加法器逻辑。双精度浮点运算的时间从取负的两周期，到平方根的 112 周期不等；各单元的启动频率也不同。可以把浮点部件看作由图 C.41 所列的八种阶段组成；它们按不同次序组合，执行各种浮点操作。

每种阶段只有一份硬件，不同指令可能按不同次序使用某级零次或多次。图 C.42 给出最常见双精度浮点操作的延迟、启动间隔及所用阶段。

根据图 C.42，可以判断一串相互独立但类型不同的浮点操作能否无停顿地发射。如果时序会导致共享流水级冲突，就需要停顿。图 C.43–C.46 给出四种常见的双指令序列：乘法后接加法、加法后接乘法、除法后接加法，以及加法后接除法。各图列出第二条指令所有值得考察的起始位置，以及在该位置能够发射还是必须停顿。当然，也可能同时有三条活动指令，那样停顿的可能性更大，图也更复杂。

译注：图 C.44 最后一行在 U 后仅标 M，未标通常的 E+M，译表照录。图 C.45 原图注称周期 28 开始的加法要等到周期 36，但表内周期 34 和 35 的起始位置已标为可发射；两处不一致，均予保留。

R4000 流水线的性能

下面考察 SPEC92 基准在 R4000 流水线上运行时的停顿。流水线停顿或效率损失主要有四个来源：

1. 加载停顿： 在加载之后一或两周期内使用结果而引起的延迟。
2. 分支停顿： 每个跳转分支造成两周期停顿，再加上未填满或被取消的分支延迟槽。R4000 实现的 MIPS 指令集支持在编译时预测分支的指令；实际行为与预测不符时，取消延迟槽中的指令。这有助于填充分支延迟槽。

3. 浮点结果停顿： 因浮点操作数的 RAW 冒险而停顿。
4. 浮点结构停顿： 浮点流水线中的功能单元冲突限制了发射，从而造成延迟。

图 C.47 给出 10 个 SPEC92 基准在 R4000 流水线上的 CPI 分解，图 C.48 以表格给出同一组数据。

这两图显示了加深流水线的代价。R4000 的分支延迟远长于经典五级流水线，显著增加了分支耗费的周期；分支较频繁的整数程序尤为明显。这也是后来的中等深度到深流水线处理器几乎都使用动态分支预测器的原因；原书这里以 8–16 级作为典型深度。

浮点程序有一个有趣现象：浮点功能单元的延迟造成的结果停顿，多于结构冒险造成的停顿。后者既来自启动间隔限制，也来自不同浮点指令之间的功能单元冲突。因此，应先着力降低浮点操作延迟，再考虑进一步流水线化或复制功能单元。当然，降低延迟可能增加结构停顿，因为许多潜在结构停顿原先被数据冒险遮住了。