# H.7 结束语
<!-- source: p1172 -->

IA-64 最初由 Hewlett-Packard 与 Intel 联合设计。许多设计者既有早期 VLIW 处理器的实践经验，也受益于多年基于这些早期概念的研究。IA-64 的明确目标，是在硬件实现简单得多的前提下，取得不逊于、甚至优于硬件方法的 ILP。

<!-- source: p1173 -->

设计者希望更简单的实现能够支持高得多的时钟频率。事实上，在发布 IA-64 和首款 Itanium 时，它们被描述为具有明显优势、将接替 RISC 方法的新方案。

遗憾的是，现实很不一样。IA-64 和 Itanium 实现看起来至少与采用动态推测的处理器同样复杂，两种方法都没有显著而稳定的性能优势。Itanium 也没有获得更高的能效，结果只有少数主要关心浮点性能的客户采用它。

Intel 原计划也让 IA-64 成为自己的新 64 位体系结构。但其平庸的整数性能，尤其是 Itanium 1 的表现，加上较大裸片面积，以及 AMD 推出 IA-32 的 64 位版本，共同迫使 Intel 扩展 IA-32 的地址空间。具有更大地址空间和强劲整数性能的 IA-32 处理器问世后，人们对 IA-64、Itanium 的兴趣进一步降低。原书所述时期的最新变化，是 Intel 用 IPF 取代 IA-64 这一名称：旧 x86 体系结构扩展到 64 位后，原来的名称已不那么贴切。

## 参考文献

1. Wilson, R.P., Lam, M.S., 1995. Efficient context-sensitive pointer analysis for C programs（C 程序的高效上下文敏感指针分析）. In: Proc. ACM SIGPLAN ’95 Conference on Programming Language Design and Implementation, June 18–21, 1995, La Jolla, Calif., pp. 1–12.