K.2 桌面、服务器及嵌入式计算机的 RISC 体系结构概览

引言

本节介绍两组精简指令集计算机（RISC）体系结构。第一组面向桌面、服务器和个人移动设备（PMD）：

• Advanced RISC Machines 的 ARMv8，即 64 位 ISA AArch64。
• MIPS64 第 6 版，即原书讨论的最新 64 位 ISA。
• Power 3.0，合并了早期 IBM Power 和 PowerPC 体系结构。
• RISC-V，具体采用 64 位扩展 RV64G。
• SPARCv9，即 64 位 ISA。

如图 K.1 所示，这些体系结构相当相似。

历史上还有两款重要 RISC 处理器，与上述体系结构近乎相同。Digital Equipment Corporation 在 1992–2004 年制造的 DEC Alpha，与 MIPS64 几乎一致。HP 约从 1986 年到 2005 年生产 PA-RISC，之后由 Itanium 取代。PA-RISC 与 Power ISA 最接近；后者来自 IBM Power，而 IBM Power 又继承自 IBM 801。

第二组是面向较低端应用的嵌入式 RISC：

• Advanced RISC Machines 的 Thumb-2：包含 16 位和 32 位指令的 32 位指令集，兼有 ARMv7、ARMv8 的特性。
• microMIPS64：包含 16 位指令的 MIPS64 版本。
• RISC-V 压缩扩展 RV64GC：在 RV64G 上增加一组 16 位指令。

RV64GC 和 microMIPS64 都有对应的 32 位版本，即 RV32GC、microMIPS32。

由于基础 32 位或 64 位桌面、服务器体系结构的比较会讨论各 ISA 的差异，这里对嵌入式体系结构主要关注 16 位指令。

图 K.2 表明，这些嵌入式体系结构也很相似。三者的 16 位指令都是 32 位指令的简化版本，通常只允许使用有限的寄存器。基本思想是用 16 位版本替换常见的 32 位指令，从而缩小代码。RV32GC 或 Thumb-2 加入 16 位指令后，代码大小约为仅使用对应 32 位 ISA——RV32G 或 ARMv7——时的 0.73 倍。

三者的重要区别在基础 32 位 ISA 的结构。RV64GC 的 32 位指令与 RV64G 完全相同，因为 RISC-V 从一开始就考虑了 16 位选项，分支和跳转目标按 16 位边界指定。microMIPS64 基于 MIPS64，只作一项改变：分支和跳转偏移量按 16 位而不是 32 位对齐解释。它还使用了 MIPS64 为用户自定义指令扩展保留的编码空间；这些扩展不属于基础 ISA。

Thumb-2 稍有不同。其 32 位指令大多是 ARMv7 的子集，但不包含一些在 ARMv8 中被删除的特性，例如大多数指令的条件执行，以及把 PC 当作 GPR 写入。Thumb-2 还包含数十条在 ARMv8 引入的指令，具体为位字段操作、额外系统指令和同步支持。因此，Thumb-2 的 32 位指令构成一个独特的 ISA。

较早的 MIPS16 和 Thumb 采用独立模式：通过过程调用，转入只使用 16 位指令的代码段。其 16 位指令集并不完整，只面向对代码大小敏感的用户程序。

这些说明还受到一个复杂因素影响：较早的 RISC 经多年不断扩展。因此，本节选择描述原书所述时期的最新版本：桌面、服务器和 PMD 使用 ARMv8/AArch64、MIPS64 R6、Power v3.0、RV64G、SPARC v9；嵌入式部分描述 microMIPS64、RV64GC 和 Thumb-2 的 16 位子集。

讨论寻址方式和指令格式后，按五步概览指令：

1. 附录 A 描述的 RV64G 核心中已有的指令。
2. RV64G 或 RV64GC 没有、但至少另外两种体系结构具有的指令，按功能组织，例如扩展整数算术。
3. ARM、MIPS、Power 或 SPARC 独有的指令组，按功能组织。
4. 桌面、服务器、PMD RISC 的多媒体扩展。
5. 嵌入式 RISC 的数字信号处理扩展。

本节覆盖这些体系结构的大多数指令，但并非每一条；Power 和 ARM 尤其如此，因为其指令很多。

寻址方式与指令格式

图 K.3 给出桌面、服务器、PMD 体系结构的数据寻址方式。除 ARM 外，它们都有一个寄存器，在参与地址计算时始终取零；因此，位移寻址以寄存器 0 为基址，就能合成范围有限的绝对寻址。PowerPC 的该寄存器可以被 ALU 操作修改，但用于地址计算时仍按零处理。同样，将位移设为零，就能合成寄存器间接寻址。简化的寻址方式是 RISC 的特征之一。

如图 K.4 所示，嵌入式体系结构限制了 16 位指令可访问的寄存器；大多数指令通常只能访问八个寄存器，少数特殊指令能访问其他寄存器。图 K.5 给出其 16 位指令模式的数据寻址方式。这些加载和存储版本既限制了地址计算可用的寄存器，也大幅缩短了位移立即数字段。

译注：图 K.4 的 microMIPS64 全局指针为 28，图 K.5 图注却写 30；Thumb-2 栈指针在图 K.4 写作 0，图 K.5 图注写作 r31，又与图 K.2 所述寄存器规模不协调。这些都是原页可见的源书差异。

代码引用通常采用 PC 相对方式，同时支持寄存器间接跳转，用于过程返回、case 语句和经指针调用函数。桌面 RISC 的 PC 相对分支地址经常先左移两位再与 PC 相加，以扩大分支范围；这是因为指令均为 32 位，且必须在存储器中按 32 位字对齐。嵌入式体系结构和带压缩扩展的 RISC-V 包含 16 位指令，出于类似原因，PC 相对地址通常左移一位。

图 K.6 展示桌面、服务器、PMD RISC 最重要的指令格式。每种 ISA 使用四种主要格式，通常覆盖 90%–98% 的指令。寄存器—寄存器格式用于相应 ALU 指令；ALU 立即数格式用于带立即数的 ALU 指令，也用于加载与存储；分支格式用于条件分支；跳转／调用格式用于无条件分支和过程调用。

图内术语：Register-register＝寄存器—寄存器；Register-immediate＝寄存器—立即数；Branch＝分支；Jump/call＝跳转／调用；Opcode＝操作码；Register＝寄存器；Constant＝常数。

译注：原图 RISC-V 跳转行的常数字段标为 21，加上 Rd 的 5 位和 Op 的 7 位会得出 33 位；原图保留这一标注。RISC-V 的分支、存储格式对立即数字段的解释也并非完全相同，下一图继续区分 SB 等变体。

图 K.6 省略了一些较少使用的格式，图 K.7 将其汇总。

与基础 32 位体系结构不同，microMIPS64、RV64GC、Thumb-2 的 16 位扩展着重最小化代码。因此，虽然指令少得多，格式反而更多：microMIPS64、RV64GC 分别有八种和七种主要格式，Thumb-2 有十五种。图 K.8 显示，它们具有不同数量的寄存器操作数（0–3 个）、不同大小的立即数字段，甚至不同宽度的寄存器指定符。大多数指令只访问少量寄存器，较少的指令才可访问全部 32 个寄存器。

指令

各体系结构的相似性，让我们能够同时介绍它们，先从与 RISC-V 64 位 ISA 等价的操作开始。

RV64G 核心指令

RV64G 几乎每条指令，都能在其他体系结构中找到对应操作，如图 K.9–K.19 所示；RISC-V 指令定义见 A.9 节。分为四类：数据传送（图 K.9）、算术和逻辑（图 K.10）、控制（图 K.11、K.12）、浮点（图 K.13）。

若一条 RV64G 核心指令在其他体系结构中需要短指令序列合成，图 K.9–K.13 用分号分隔该序列。为避免混淆，本附录总将目的寄存器写在最左边，不受各体系结构通常记法的影响。

译注：图 K.9 的助记符按原表保留，包括 RV64G 栏的 STH、FLDWX、FSTWX、LDW，以及 MIPS 两行寄存器传送的名称与方向。这张跨体系结构概要表含版本混用和疑似笔误，不能将每个单元格直接作为可汇编代码。R-I、R-R 分别指寄存器—立即数和寄存器—寄存器格式。

比较与条件分支

每种体系结构都必须提供比较和条件分支。尽管它们有诸多相似之处，具体方法却各不相同。图 K.11 汇总控制指令，图 K.12 说明条件分支的处理。

SPARC 使用程序状态字中传统的四个条件码位：负、零、进位、溢出。任意算术或逻辑指令都可设置它们；与早期体系结构不同，每条指令是否设置条件码是可选的，显式选项可以减少流水线实现的问题。条件码既可作为操作的副作用设置，也可通过以 r0 为目的寄存器的减法来合成显式比较。条件分支检查条件码，判断各种无符号及有符号关系。浮点使用独立条件码编码 IEEE 754 条件，需要浮点比较指令。

SPARC 第 9 版从四方面扩展分支：为 64 位操作增加独立条件码；增加直接检查寄存器是否等于、不等于、小于、小于等于、大于等于或小于等于零的分支；增加三组浮点条件码；在分支指令中编码静态分支预测。¹

Power 也采用四个条件码：小于、大于、等于和汇总溢出，但有八组副本。这使不同指令可使用不同条件码而不冲突，相当于多出八个 4 位寄存器。比较可以写入任意一组，条件分支也可读取任意一组。整数指令的选项位产生这样的效果：仿佛整数操作后面跟着一次与零比较，并设置第一组条件“寄存器”。

浮点指令也可选择设置第二组。PowerPC 允许对这八组条件码寄存器执行逻辑运算 CRAND、CROR、CRXOR、CRNAND、CRNOR、CREQV，让一个分支检测更复杂条件。Power 还包含分支计数寄存器，测试时自动递减，并可参与分支条件；另有专用指令用于读写条件寄存器。

RISC-V 与 MIPS 最相似。RISC-V 将完整的算术比较与分支结合；MIPS 也使用比较并分支，但比较限于相等以及与零比较。这种限制简化了分支判断，因为判断条件无需 ALU 操作，代价是有时必须先使用“小于则置位”指令 SLT、SLTI、SLTU、SLTIU：比较两个操作数，若前者小于后者，将目的寄存器置 1，否则置 0。更多细节见图 K.12。RISC-V 浮点比较将整数寄存器置为 0 或 1，再据此条件分支。MIPS 也使用独立浮点比较，把浮点寄存器置为 0 或 1，然后由浮点条件分支测试。

ARM 类似 SPARC，可选择设置传统四条件码。CMP 相减并据差设置条件码；CMN（compare negative）相加并据和设置条件码。TST 对两个操作数做 AND，设置除溢出以外的条件码；TEQ 用 XOR 设置前三个条件码。ARM 条件分支也根据条件码判断各类无符号及有符号关系。ARMv8 增加位测试指令，以及与零比较并分支。ARM 浮点比较设置整数条件码，由 B.cond 使用。

图 K.13 表明，五种体系结构的浮点支持也很相似。

译注：图 K.10 原表存在多处助记符疑点，例如 ARM“除法”栏写 MULX, SMULX，RISC-V 栏写 ADDIS、SUBI、MULU 等，且部分 W/I 后缀顺序与附录 A 的写法不同。

译注：原图把 EBREAK 放在 RISC-V“中断返回”行，存在明显功能分类疑点；保留原表，不应据此把断点指令用于中断返回。

译注：图 K.12 的 ARMv8 条件码数量写作“16（8 加反值）”，与正文所述四个条件码位不一致；其“与零比较并分支”行也与图 K.11 的 CBZ、CBNZ 不一致。原表数字与空缺均保留。

RV64GC 的核心 16 位指令

图 K.14–K.17 汇总 microMIPS64、RV64GC、Thumb-2 的数据传送、ALU 和控制指令。因为它们都基于完整体系结构的 32 位或 64 位版本，这里只关注 16 位指令实现的功能。浮点是可选项，因此不纳入这组比较。

译注：Thumb-2 两处 1;3;8 均为原表数字，未将 3 擅改为其他寄存器数量。

RV64G 之外的共同扩展

图 K.15–K.18 列出图 K.9–K.13 未包含的指令，仍按数据传送、ALU 和控制等类别组织。² 唯一显著的浮点扩展是倒数指令，MIPS64 和 Power 都支持。某条指令只有出现在不止一种标准体系结构中，才列入这些表。

回顾 K-6 页的图 K.3，各指令集支持的寻址方式比 RV64G 丰富。采用额外方式的加载和存储未列入图 K.17，但实际上也构成额外数据传送指令：ARM 有 64 条，Power3 有 12 条，MIPS64、SPARCv9 各有四条。

现代处理器使用动态分支预测来加速分支，见 3.3 节。许多体系结构早期支持延迟分支，后续版本将其删除或基本淘汰，通常提供非延迟版本作为首选条件分支。

SPARC 的“撤销”分支优化了延迟分支：只有分支跳转时才执行延迟槽指令，否则撤销它。因此，可以安全地把分支目标指令复制进延迟槽，因为它只在跳转时执行。限制是目标不能又是一条分支，且编译时必须知道目标。SPARC 还提供非延迟跳转，因为设置 annul 位的无条件分支不执行下一条指令。

与完整 ISA 之间的差异相比，三种嵌入式 ISA 的 16 位子集，除了前面图中列出的立即数字段、SP 和其他寄存器使用等区别外，基本没有显著差异。

共同点已经介绍完，下面转向独有特性。先讲桌面／服务器 RISC，按描述独特特性所需篇幅由短到长排列，再讲嵌入式 RISC。

MIPS64 R6 独有的指令

MIPS 指令集经历六代。第 1–4 代主要增加指令；Release 6 删除许多旧指令，同时增加非延迟分支和非对齐数据访问支持。图 K.19 汇总其独有指令。

SPARC v9 独有的指令

SPARC 有几项独特特性。下面先介绍其中的主要特性，再用一张表汇总这些特性及其他较小差异。

寄存器窗口

SPARC 最主要的独特特性是寄存器窗口（register windows），它通过优化过程调用来减少寄存器与存储器之间的数据传送。处理器有多组寄存器，每次过程调用分配一组新寄存器。这样做原本可能限制过程调用的深度，但把这些寄存器组作为循环缓冲区使用即可避免这一限制。成本与性能曲线的拐点似乎在 6–8 组；调用栈更深的程序需要把寄存器内容保存到存储器，并在需要时恢复。

SPARC 可以有 2–32 个窗口，全局变量、局部变量、传入参数和传出参数通常各用 8 个寄存器。

每个窗口有 16 个不与其他窗口共用的寄存器，因此 SPARC 实现的物理寄存器数最少可以是 40 个，最多可以是 520 个；迄今大多数实现有 128–136 个。SPARC 没有把窗口切换绑定到调用和返回指令，而是提供独立的 SAVE 与 RESTORE 指令。SAVE 通过指向下一组寄存器来“保存”调用者的窗口，同时执行一次加法。巧妙之处在于，加法的源寄存器来自调用者窗口，目的寄存器却属于被调用者窗口。SPARC 编译器通常用这条指令改变栈指针，为新栈帧中的局部变量分配空间。RESTORE 与 SAVE 相反：恢复调用者窗口，同时执行加法；源寄存器来自被调用者窗口，目的寄存器属于调用者窗口。这样便自动释放栈帧。编译器还可以用它生成被调用过程的最终返回值。

寄存器窗口的风险是，寄存器数量增加可能降低时钟频率。不过，早期实现并未出现这种情况。自 1987 年起，带寄存器窗口的 SPARC 体系结构和不带寄存器窗口的 MIPS R2000 体系结构，都采用过多种工艺实现。在若干代产品中，同等工艺的 SPARC 实现并未比 MIPS 的时钟频率低，这可能是因为这些实现中，缓存访问时间比寄存器访问时间更具决定性。多发射需要多得多的寄存器端口；加上寄存器重命名或重排序缓冲区之后，寄存器窗口的代价变得更大。寄存器窗口是最早的 Berkeley RISC 设计的特性，SPARC 正是受这些设计启发而采用它。在本书所述时期仍在使用的其他主要体系结构中，只有 Tensilica 也采用寄存器窗口；RISC-V ISA 没有纳入这一特性。

快速陷阱

SPARC v9 提供了加快陷阱处理的支持。它把单级陷阱扩展到至少四级，使寄存器窗口上溢和下溢的陷阱处理程序也能被中断。增加这些级别后，处理程序就不必在代码中显式检查缺页或栈指针未对齐的情况，因此可以执行得更快。体系结构增加两条指令来从这种多级处理程序返回：RETRY 会重新执行被中断的指令，DONE 则不会。为支持用户级陷阱，RETURN 指令可以在非特权模式下从陷阱返回。

对 LISP 和 Smalltalk 的支持

剩下最主要的算术特性是带标记的加法和减法。SPARC 的设计者花了相当多时间研究 LISP、Smalltalk 等语言，这影响了前面已经讨论的若干 SPARC 特性：寄存器窗口、条件陷阱指令、使用 32 位指令地址的调用，以及多字算术运算，参见 Taylor 等人 [1986] 和 Ungar 等人 [1984]。体系结构为带标记的数据类型提供少量支持，可以进行加法、减法，进而进行比较。最低两位用于标识操作数是否为整数，整数编码为 00。因此，只要任一操作数没有标为整数，或者结果过大，TADDcc 和 TSUBcc 就会设置溢出位。随后的条件分支或陷阱指令决定下一步怎么处理。如果操作数不是整数，软件就恢复操作数、检查其类型，并根据类型调用正确的运算。未对齐存储器访问陷阱也可以用于带标记数据，因为用标记错误的指针进行加载可能属于非法访问。图 K.20 展示这两种标记支持。

图中整数标记为 00，有效指针标记为 11；Word address 表示字地址。示例指令分别为 TADDcc r7, r5, r6 和 LD rD, r4, −3。

图 K.21 汇总上面介绍的额外指令及其他若干指令。

ARM 独有的指令

较早的 ARM 体系结构版本 ARM v6 和 v7 具有许多不同寻常的特性，包括所有指令都能条件执行，以及把 PC 当作通用寄存器。这些特性在 ARMv8 中被移除，32 位和 64 位 ISA 都是如此。不过，至少从指令集规模来看，它仍保留了相当大的复杂性。如第 K-6 页的图 K.3 所示，ARM 的寻址方式最多，包含表中列出的全部方式。要记住，这些寻址方式使它比 RVG 多出数十条加载／存储指令，即使后面的表格没有逐一列出。第 K-8 页的图 K.6 还表明，ARMv8 的指令格式数量远远最多，既反映了指令种类的多样性，也反映了寻址方式的差异，其中某些寻址方式适用于一些加载／存储指令，却不适用于另一些。

大多数 ARMv8 ALU 指令允许在完成运算之前先对第二个操作数移位。这扩大了立即数的取值范围，但可移位的操作数不限于立即数。可选操作包括逻辑左移、逻辑右移、算术右移和循环右移。此外，与 Power3 一样，大多数 ALU 指令可以选择是否设置条件标志。图 K.22 列出了额外的指令，但没有枚举所有变体，例如选择设置条件标志的形式；详见图注。

尽管所有指令都能条件执行这一特性已被取消，ARMv8 除前面提到的条件传送和条件置位之外，仍提供多种条件指令。

译注： Address of page 一行把页地址计算与 ADR 混为一谈；条件比较一行“否则保持条件标志不变”的描述也不宜直接当作指令手册的精确定义。

Power3 独有的指令

Power3 源于 IBM 多代商用 RISC 计算机——IBM RT/PC、IBM Power1 和 IBM Power2——以及主要由 IBM、Motorola 开展的 PowerPC 开发工作。下面先介绍分支寄存器和循环分支支持，随后图 K.23 列出只有 Power3 提供的其他指令。

分支寄存器：链接寄存器与计数寄存器

Power3 不占用 32 个通用寄存器之一来保存过程调用的返回地址，而是把地址放入专用的链接寄存器。许多过程在返回前不会调用其他过程，因此并非总要把链接寄存器的值另存起来。把返回地址放在专用寄存器中还能加快返回跳转，因为硬件处理这种跳转时不必经过寄存器读取流水级。

类似地，Power3 还有一个计数寄存器，用于执行固定次数迭代的 for 循环。使用专用寄存器后，分支硬件可以快速判断基于计数寄存器的分支是否可能跳转，因为在执行周期的早期就能知道该寄存器的值。分支指令测试计数寄存器的值时，会自动将它减一。

计数寄存器和链接寄存器本来就位于控制分支的硬件附近；而分支预测的问题之一，是在流水线中尽早得到目标地址，见附录 C。因此，Power 的设计者决定让这两个寄存器再承担一种用途：任意一个都可保存条件分支的目标地址。于是，PowerPC 在基本条件分支之外增加了从这两个寄存器取目标地址的指令 BCLR 和 BCCTR。图 K.23 列出所增加的数十条指令；此外还应注意，它为十进制浮点数提供了丰富的功能。

译注： 本表助记符依原页保留，包括 DRAN、CORC、ZCMPEQB、BCTSAR 等可疑拼写。原表 FTSQRT 功能写作 “square of negative number”，结合该行的平方根指令名译为“对负数求平方根”；并未把这些源书拼写视为已校正的汇编语法。

桌面／服务器 RISC 的多媒体扩展指令

对多媒体和图形操作的支持经历了若干阶段，起点是 1996 年出现的 Intel MMX、MIPS MDMX 和 SPARC VIS。正如 4.3 节所述——这里假定读者已读过该节——这些扩展把一个寄存器视为多个相互独立的短整数，每个为 8 位或 16 位，并对寄存器内的全部元素并行执行算术和逻辑运算。这些最初的 SIMD 扩展有时称为打包 SIMD（packed SIMD）。2000 年以后，它们通过加宽寄存器、将这些寄存器部分或全部与通用寄存器或浮点寄存器分离，以及增加并行浮点运算支持，得到进一步发展。RISC-V 为这类打包 SIMD 指令预留了扩展，但设计者目前选择把重点放在真正的向量扩展上。向量扩展 RV64V 是一种向量体系结构；正如 4.3 节指出的，真正的向量指令集通用得多，通常能够用向量运算完成 SIMD 扩展所处理的操作。

图 K.24 展示 ARM、MIPS、Power 和 SPARC 的 SIMD 扩展的基本结构。注意这些 SIMD“向量寄存器”的组织方式不同：复用浮点寄存器、扩展浮点寄存器，或增加额外寄存器。其他重要区别还包括：是否同时支持浮点数和整数，是否支持 128 位整数，以及整数和逻辑运算是否允许把立即数字段用作操作数。SIMD 寄存器与存储器之间的数据传送使用标准加载和存储指令，同时增加特殊扩展来处理不足一个完整 SIMD 寄存器的数据。SPARC VIS 是最早用于图形的 ISA 扩展之一，能力要有限得多：算术运算只包含加、减、乘，没有浮点支持，针对位元素操作的指令也很有限。图 K.24 包含它，但后面不再详述。

图 K.25 展示这些 SIMD 扩展中的算术指令，只列出至少两种扩展都具有的指令。MIPS SIMD 还有许多其他指令，Power 3 的 Vector-Scalar Extension 也是如此，这里不作介绍。其中一种常见、但通用微处理器通常不具备的功能是饱和运算。饱和意味着，计算溢出时把结果设为最大正数或最小负数，而不像补码算术那样进行模运算。这类饱和运算常见于数字信号处理器，见下一小节，对于滤波程序很有用。另一种常见扩展是在单个寄存器内部累积数值的指令，点积以及最大值／最小值指令就是典型例子。

除算术指令外，最常见的增加内容是逻辑和按位操作，以及对 SIMD 寄存器内元素进行各种置换与打包的指令。图 K.26 汇总了这些扩展。最后，三种扩展都支持 SIMD 浮点操作，如图 K.27 所示。

译注： Power 列中两处 6B 与同列其他行的 16B 不一致。

译注： 图 K.24 对 Power Vector Facility 只列 32 位浮点数，而本表又列出 2D。图 K.25–K.27 是原书的概括性比较，不宜当作完整的 ISA 支持清单。

嵌入式 RISC 的数字信号处理扩展指令

Thumb2 和 microMIPS32 都提供 DSP（数字信号处理）及多媒体操作指令。在 Thumb2 中，这些属于核心指令集；在 microMIPS32 中，它们属于 DSP 扩展。这些扩展编码为 32 位指令，其功能范围小于 MIPS64 或 ARMv8（AArch64）的 SIMD／向量扩展所提供的多媒体和图形支持。与后者那些更全面的扩展一样，Thumb2 和 microMIPS32 也采用打包 SIMD，但使用现有整数寄存器，仅作少量扩充来支持宽累加器，而且只操作整数数据。RISC-V 已规定，P 扩展将使用浮点寄存器支持打包整数 SIMD。

不过在本书出版时，该规范尚未完成。

DSP 操作经常包括线性代数函数和卷积等运算，其中间结果需要比输入更大的表示范围。Thumb2 用一组基于成对整数寄存器、产生 64 位结果的操作来处理这一问题。microMIPS32 DSP 有 4 个 64 位累加器寄存器，其中包括原本用于整数乘除的 Hi-Lo 寄存器。两种体系结构都对字节、半字和字提供并行算术，类似于 ARMv8 和 MIPS64 的多媒体扩展。此外，MIPS DSP 扩展还处理 DSP 运算大量使用的定点小数数据。这类数据有一个符号位，其余位表示小数部分。

其取值范围用十进制近似表示为 −1.0 到 0.9999。MIPS DSP 支持 Q15 和 Q31 两种定点小数格式，分别包含 1 个符号位以及 15 位或 31 位小数。

图 K.28 使用图 K.25 相同的记法列出共同操作。应记住，基本的 32 位指令集还提供其他功能，包括基本算术、逻辑和位操作。

结束语

本节概述了 8 种 RISC 体系结构的寻址方式、指令格式和几乎全部指令。虽然后半部分着重讨论差异，但如果它们没有如此多的相似之处，就不可能在这么少的篇幅内介绍 8 种体系结构。事实上，我们估计，无论哪一种体系结构，所执行指令中超过 90% 都能在图 K.9–K.13 中找到。为了与这种一致性对照，图 K.29 用类似图 K.1 的格式，汇总了 20 世纪 70 年代的四种体系结构。

这些体系结构无法用同样的方式在一节中统一介绍，因此后面三节分别讨论 80x86、VAX 和 IBM 360/370。在计算史上，从来没有出现过像 20 世纪 80 年代 RISC 思想兴起后这样，对计算机体系结构达成如此广泛共识的时期。